1/25/2010 7:10:37 AM
インテルTLBのバグあなたの死は何ですか？
119回クリック
|
インテルTLBのバグあなたの死は何ですか？ 最新のIntel Core i7はTLBは、広く注目を集めているプログラマーや、消費者は、業界で最も人気のあるトピックのハードウェア障害があり、最近のテキスト/ロックハート。 ご承知のとおり、コアi7 IntelのQPIの最初のマルチコアCPUのアーキテクチャのプロセッサは、フォローアップのNahalemは、次期リリースにも同じ構造i7ので、多くの人が最終的には、 TLB障害についてのリリーススケジュールには影響しませんNahalem懸念しているベースは何ですか？ 私は先月、私は、 "新しいマルチコアのAMDとIntelの戦いを挑むに公開"と、その記事はIntel QPIのFSBのFSBの設計代替案の懸念を表明したのは初めてで使用中の最後の章" "上海書いた： "結局のところを覚えて、 Intelは初めてだ新しい直接ネイティブのマルチコアチップの設計、使用する可能性があるバグのこと。 " i7てTLBバグの存在を検出するためのアーキテクチャコアi7は20日未満でIntel QPIでは、 外国メディアのバーストを後にリリースベースは思っていなかった。 英語のタイトルは" NahalemもされているTLBバグ"は 、 Google検索の元の英語のテキストを使用することができます興味のある友達。 オリジナルリンク 私Nahalemの存在については、次のメインTLB断層についての上場計画には影響しませんNahalem個人的な意見を期待されている話： まず第一に、何かを説明TLB ？ 学んだ"コンピュータの原則"は、物理メモリ、仮想メモリとメモリ管理ユニットリーダーの概念を理解することがあります。 物理メモリのマシンのメモリは、すべてのデータの物理メモリに実行するには、ロードする必要があるプログラマは、クライアントマシンの物理メモリサイズがわからない場合は、物理メモリは、プログラム用に割り当ての欠如;仮想メモリのように出現されていますプログラマーとしてのハードウェアメーカーやオペレーティングシステムでは、製造元のマニュアルに従って開発することができる、任意のメモリアドレスを割り当てることができる限りは、クライアントマシンの物理メモリのサイズを考慮する必要はないとのデータと各段落の最後には、物理メモリと仮想メモリのマッピングを形成して、仮想メモリのデータを物理メモリには、ストレージ管理を達成するために必要ですが置かれている。 と仮想メモリとストレージの形式では、ページテーブル間の物理メモリのマッピングの関係で、 TLBページテーブルの高速バッファは、これらのマッピングの関係を、これらのマッピングの関係の結果としてより多くのストレージ専門ですが、それはまた別のTLB管理レベル、 Nahalemですの3つのレベルのTLBです。 ための場所を物理メモリ上の仮想メモリのデータをクリックし、データの正確なプロセスは 、 最終的に知るためには 、 TLBの間のマッピングの関係を取得するデータのCPUの実装にアクセスするとき 、私たちを訪問する必要があります。 第二に、どのように生成される断層TLB終了見えるのか？ 簡単に言えば、 TLBフォルトは、マッピングテーブルの結果として、二次TLBで、 3 TLBと、 CPU 、そのことが可能な仮想メモリと物理メモリのデータの必要性を見つけていないと言うには、エラーの原因を読むことを間違って格納されているマッピングの関係は、計算されることができないと死。 第三に、新しい構造を簡単にTLB断層の交換につながる。 バグ修正されたAMDのバルセロナTLBのバグの結果も 、 上場を延期することを余儀なくされていたことを覚え、 AMDは4分の1の約2時間を過ごした。 バグ修正後にバルセロナクワッドコアプロセッサのパフォーマンスは、最新の世界のスーパーコンピュータTOP10には7つのシステムは、 6システムがAMDのバルセロナの4コアプロセッサは、中国の曙光5000A AMDのチップを採用しスムーズなスーパーコンピュータを使用してトップ10には、優れた性能TLBバグ後AMDのバルセロナの改正を反映することができます しかし、 Intelの製品は、 AMDのアーキテクチャには、 HTテクノロジと同様にQPIのFSBのFSBに代わるのは初めてですが、 TLB にはなかった新しい技術の必然的な結果かもしれないが悪いんです。 ユーザーも調子をインテルに皮肉なジョークが、 AMDはIntelのチップ設計のコピーもloyallyでも、また 、 エラーをコピーした。 最後に、上場の予定Nahalemには影響しませんか？ 私は正確に予測するために、あえてしませんでしたが、これを行うi7コアアーキテクチャをベースに 、 予定よりNahalem以前に全体の4分の1にしか対応して 、 リスクを取るには 、 AMDの"上海" Opteronプロセッサ市場のライバルと思われる。 もしインテルの導入を要求されない- Nahalem確実にする製品をベースに、下位45ナノメートル製造プロセスはAMDの"上海" Opteronプロセッサは、同時に、性能を35 ％ 35 ％の低消費電力化、されるアップグレードするには感じて、 インテルはCore i7 のアドレスに 、 最初の消費者向け製品、およびマルチに基づくNahalemまだ事前に記載されていませんあえてサーバーを公開していた。 I7との会議のサイトは、アジアの消費者向けPCのLenovoの上司は、新しいIntel Lenovoは満期構造への懸念を示すの存在を欠席していました。 Nahalemかどうか、経験i7ある場合は、 TLB障害に基づいて、故障してもTLBエスケープすることは困難ですNahalemている" "障害を修正するには、 BIOSを更新することで、 Intelの場合だけ関係者は 、 QPIアーキテクチャでは 、 最新のコアを使用しているi7すべて、人気のTLBフォルトは、バイパスされて大きくNahalemの後にはすべてインテル、 Nahalem 、結果を求めることができないのは、 パフォーマンス 、 減らすには 、 この改正されている唯一の方法を再高速キャッシュを確立するが、その低消費電力化と約自慢ですハイパフォーマンス。 対照的に、 AMDのHTテクノロジ構造の市場化テストの構造を5年後に使用されており、問題はないが、 "バルセロナ"と"上海" Opteronプロセッサは、これを成功させることからもわかる。 Nahalemと、 IntelのTLBバグをする日からのバーストには、すべての後に、マルチウェイサーバAMDの"上海"は、スムーズに生産しているとHewlett - Packardのが、デル、日、エンタープライズサーバの使用など、製品のフルライン、曙光とAMDは2009年の終わりにされると同時にに基づいている6中核"イスタンブールを公開する。 " 競争の激しい市場は、インテルには 、 必然的にフォローアップの製品の一覧に影響するTLBのバグ、修理に6ヶ月の時間でご宿泊いただくことができませんしている。 TLBバグ、 Intelは確かに適切にフォローアップを不利な立場で競争するには、最後のIntel TLBのバグで処理されず 、 "死穴"スムーズにして 、 一覧Nahalemに期待されている解決できることになるかもしれないし、お手並みを拝見！ インテルTLB故障の元の英語のテキスト： NehalemもTLBバグをしている インテルで確認 我々は 、 IntelのNehalemは、 CPU にはコアi7として知っていると指摘された TLB 。 TLBは、天才とOpteronsの販売を破壊した3つの文字 65nmのK10コアをベースに 、 バッファとIntel Lookaside翻訳の略 インテルCore i7プロセッサは、エクストリームエディションシリーズとの正式な州 インテルCore i7プロセッサ-仕様の更新PDFファイルは 、 CPUのTLBバグをしている。 Intelの場合は' 、 37ページのは 、 ここに格納されている素敵な公式文書を開いて 翻訳AAJ1明確化LOOKASIDEバッファ（ TLBS ）の無効化は、 インテルではいくつかのまれなケースでは、 不適切なTLB無効に指示が表示されます 予測不可能なシステムの振る舞いをする結果となることがありますあなたのOSやハングアップすることができます 不正なデータをここでまれにするには 、 文字の単語"は、不適切TLB 無効化システムなどの予期しないシステムの動作になることがありますがハング または不正なデータをオペレーティングシステムの開発者はこれを持ってください アカウントにTLB無効化アルゴリズムを設計する際のマニュアルのために プロセッサの影響を受け、インテルのシステムおよびBIOSを更新するための推奨を提供している ベンダーはこの問題を解決するにはBIOSに組み込むこと。 " 心配している場合は必要ですが 、 そんなことは完全に確認されていません K10 ' s との評判は確かに多くの調査を行う予定は少し破壊 これは、インテルとのコメントをお願いいたします。私たちは一つの我々に感謝したい 読者のための先端。 オリジナルリンク タグ：
|
|
|
